1、概述
DB-SD14通信原理實驗系統系統是根據當前各大專院校通信原理課程的教學重點，以現代數字傳輸技術和軟件無線電技術為主要實驗方向，強化了有關模擬信號的數字化、各類數字信號的復接與解復接、信源及信道編解碼、信息的數字化調制與解調、模擬與數字鎖相等內容。為突出重點，集中利用有限的軟硬件資源，須對原系統的設計進行合理的取舍，具體做法是進一步強化了軟件無線電技術，通過FPGA與DSP的協同工作進行雙向信號的編解碼處理、信息的數字化調制與解調處理，而舍棄了電話接口電路、電話交換模塊等非關鍵的技術內容。實驗中必需的雙向信源則采用可任意改變信號頻率、信號幅度的內置函數信號發(fā)生器以及數字碼型發(fā)生器代替，通過雙蹤示波器或誤碼檢測儀等設備觀察傳輸效果。
實驗系統采用模塊化設計， 為其配套的共有9個基本功能模塊模塊，基本電路設計合理，信源編碼包括PAM、ADPAM、PCM、CVSD等，信道編碼包括HDB3碼、CMI碼等；調制解調方式涵蓋FSK、BPSK、DBPSK、QPSK、DQPSK、OQPSK、MSK、GMSK、π/4QPSK等；另有模擬調制解調模塊（AM、FM）與模擬及數字鎖相環(huán)等，可配合信號源模塊獨立地進行相關實驗；
本系統的先進設計理念使基本模塊可任意拆卸，教師可根據課程需要任意靈活組合電路，構建不同的通信系統。今后還將陸續(xù)提供可選擴展模塊漢明糾錯編解碼模塊、卷積編解碼模塊、CDMA原理性擴頻解擴模塊、OFDM調制解調模塊等，使系統功能不斷擴展完善。9個功能模塊可組成完整的無線通信子系統和有線通信子系統，通過系統實驗使學生熟悉現代通信系統的組成，并對通信系統中最新的關鍵技術有更深的了解。
模塊化設計還便于產品維護。設備出現故障或系統升級僅需現場或郵寄更換個別相關模塊，一般不會影響系統設備中其它部件的正常使用。
系統多處采用FPGA，FPGA與DSP均預留開放的配置接口，可供師生進行大量的軟件二次開發(fā)，同時也便于系統升級。因此，系統除了用于通信原理課程的實驗，還可以作為一個開放的硬件平臺，用于包括FPGA、DSP、單片機編程在內的各類課程設計和畢業(yè)設計。

2、電路硬件平臺的基本組成
通信原理實驗系統由函數信號源模塊、PCM/PAM模塊、復接/解復接模塊、線路編/解碼及鎖相環(huán)模塊、CVSD編/解碼模塊、FPGA與DSP初始化模塊、數字信號處理模塊、AD/DA與調制/解調模塊以及顯示控制模塊（人機界面）等9個基本功能模塊組成，學生通過自行連接信號線貫通各基本模塊，構建完整的通信系統，檢驗和調整各個關鍵點的信號，可大大加深對現代通信系統概念和結構的理解。
在本系統中，包含兩套不對稱的傳輸信道，這樣做的目的是為了盡可能多的涵蓋通信傳輸系統各方面的技術：
（1）主要體現無線信道傳輸技術的傳輸信道，信號流程為：模擬函數信號源→CVSD話音編碼（或誤碼儀的碼型信號發(fā)生器）→數字調制→信道→數字解調→CVSD話音譯碼→示波器顯示（或誤碼儀的誤碼檢測器）。
（2）主要體現有線信道傳輸技術的信號支路，信號流程為：模擬函數信號源→PCM話音編碼→信道復接→線路編碼（HDB3/CMI）→線路譯碼→信道解復接→PCM話音譯碼→示波器顯示。
函數信號源模塊輸出正弦波和方波，TPAO1S、TPAO2S分別為輸出端口，VS102調節(jié)方波輸出大小，調節(jié)范圍：0～5V。VS103調節(jié)正弦波輸出大小，調節(jié)范圍：0～5V；信號輸出有高低兩個頻段：JS01跳線插入、JS02跳線不插輸出高頻信號，輸出信號頻率范圍20KHz～350KHz；JS01跳線不插、JS02跳線插入，輸出低頻信號，輸出信號頻率范圍300Hz～2KHz。

3、實驗內容：
1. PAM信源編/譯碼實驗
2. PCM信源編/譯碼實驗
3. ADPCM信源編/譯碼實驗
4. 幀成形與幀傳輸實驗
5. CVSD信源編/譯碼實驗
6. AMI/HDB3線路碼型變換原理實驗
7. HDB3線路編碼通信系統綜合實驗
8. CMI碼型變換原理實驗
9. CMI線路編碼通信系統綜合實驗
10. 漢明糾錯編/譯碼原理實驗(選配)
11. AM-FM調制/解調原理實驗
12. 二進頻移鍵控FSK傳輸系統調制、解調實驗及系統性能測試        
13. 二進相移鍵控BPSK傳輸系統調制、解調實驗及系統性能測試
14. 差分二進制相移鍵控傳輸DBPSK系統的調制、解調實驗
15. 四相相移鍵控QPSK傳輸系統的調制、解調實驗
16. 差分四相相移鍵控DQPSK傳輸系統的調制、解調實驗
17. 四相交錯相移鍵控OQPSK傳輸系統的調制、解調實驗
18. 最小頻移鍵控MSK傳輸系統的調制、解調實驗
19. 高斯最小頻移鍵控傳輸GMSK系統的調制、解調實驗
20. π/4差分四相相移鍵控π/4DQPSK傳輸系統調制、解調實驗
21. 模擬鎖相環(huán)載波同步實驗
22. 模擬鎖相環(huán)時鐘提取實驗
23. 數字鎖相環(huán)位同步實驗
24. 幀同步提取系統實驗
25. RS422平衡數字傳輸接口實驗
26. 通過FPGA或DSP的預留編程配置接口進行二次開發(fā)，內容主要包括：
⑴顯示控制模塊CPU（89C51系列）鍵盤掃描程序編制實驗
⑵CPU驅動液晶顯示器的應用實驗
⑶顯示控制模塊中用戶操作界面的編程實驗
⑷通過JTAG接口對DSP編程進行DSP信號處理實驗
⑸通過JTAG接口對FPGA編程進行DDS波形生成實驗
⑹ 通過JTAG接口對FPGA編程實現幀成形實驗
⑺ 通過JTAG接口對FPGA編程實現幀同步實驗
⑻ 通過JTAG接口對FPGA、DSP進行綜合編程實現AM（有能力還可延伸到QAM、CDMA等）調制/解調實驗